

Projekt układu sumy liczby 2-bitowej z 3-bitową na bramkach NOR

1 Wstęp teoretyczny

1.1 Definicja sumatora cyfrowego

Sumator cyfrowy jest układem kombinacyjnym służącym do wykonywania dodawania liczb zapisanych w postaci binarnej. Jego zadaniem jest pozyskanie wyniku sumy oraz ewentualnego przeniesienia na podstawie wejściowych słów bitowych. W zależności od zaprojektowanej architektury sumator może realizować dodawanie dwóch liczb bez przeniesienia, z jednym przeniesieniem właściwym lub z mechanizmem przeniesienia wyprowadzonego na wyjście.

W niniejszym projekcie analizowany jest układ dodający dwie liczby dwubitowe, dla których wynik sumy może przyjąć wartość 3-bitową. Takie zadanie wymaga uwzględnienia możliwości wystąpienia przeniesienia z najstarszego bitu wyniku, co w naturalny sposób prowadzi do konieczności wyznaczenia trzech bitów wyniku: dwóch bitów sumy oraz jednego bitu przeniesienia.

Dla przyjętego rozwiązania:

- liczba pierwsza przedstawiana jest bitami A_1, A_0 (gdzie A_1 jest bitem starszym, a A_0 bity młodszy),
- liczba druga przedstawiana jest bitami B_1, B_0 ,
- wynik sumy 3-bitowego oznaczany jest jako $S_2S_1S_0$,
- bity S_1, S_0 odpowiadają za wynik dodawania, a bit S_2 odpowiada za najstarsze przeniesienie.

Wyjście układu oznaczone jako S_1, S_0, S_2 przyjmuje wartości zależne od sumy wejściowych liczb dwu-bitowych. Najstarszy bit wyniku S_2 przyjmuje wartość logiczną 1 wtedy, gdy suma liczb wejściowych jest większa lub równa 4; w pozostałych przypadkach przyjmuje wartość 0.

Suma dwóch liczb dwubitowych może być przedstawiona jako:

$$A + B = S \tag{1}$$

gdzie:

- $A = 2A_1 + A_0$,
- $B = 2B_1 + B_0$,
- $S = 4S_2 + 2S_1 + S_0$.

1.2 Zasada działania sumatora 2-bitowego z 3-bitową sumą

Dodawanie dwu-bitowych liczb binarnych polega na sumowaniu odpowiadających sobie bitów z uwzględnieniem przeniesienia z dolnego poziomu na wyższy. W najprostszej formie można to realizować przy użyciu podstawowych bramek logicznych, w tym bramek XOR, AND oraz OR. Jednak w niniejszym projekcie przyjmuje się ograniczenie do realizacji wyłącznie na bramkach NOR, co wprowadza dodatkowe wymagania w zakresie minimalizacji i zamiany funkcji logicznych na postać przyjazną dla bramek NOR.

Dla liczb dwubitowych:

$$A = (A_1 A_0), \quad B = (B_1 B_0)$$

należy wykonać dodawanie pozycyjne, poczynsz od bitu najmłodszej pozycji, a następnie przenieść ewentualne przeniesienie na bit starszy. W rezultacie otrzymujemy:

- S_0 – wynik sumy bitów najmłodszych A_0 i B_0 z uwzględnieniem przeniesienia 0 na tym poziomie,
- S_1 – wynik sumy bitów starszych A_1 i B_1 oraz przeniesienia z niższego poziomu,
- S_2 – przeniesienie z poziomu bitów starszych.

W praktyce realizacji na bramkach NOR każda z tych funkcji może być przekształcana do postaci sumy iloczynów lub iloczynu sum, a następnie minimalizowana w taki sposób, aby struktura miała możliwość realizacji przy użyciu wyłącznie bramek NOR.

Można to opisać za pomocą schematu działania układu w następujący sposób:

1. poziom młodszy: sumowanie A_0, B_0 z uzyskaniem S_0 oraz przeniesienia P_0 ,
2. poziom starszy: sumowanie A_1, B_1 oraz przeniesienia P_0 z uzyskaniem S_1 i przeniesienia P_1 ,
3. wyjście najstarsze: $S_2 = P_1$.

1.3 Zastosowanie sumatorów cyfrowych

Sumatory cyfrowe są jednym z podstawowych elementów układów cyfrowych i mikroelektronicznych. Ich zastosowanie obejmuje:

- procesory i jednostki arytmetyczno-logiczne,
- układy sterowania i automatyki cyfrowej,
- systemy pomiarowe i cyfrowe przetworniki,
- tablice sumacyjne i magistrale danych,
- układy realizujące operacje arytmetyczne w strukturach programowalnych.

Układ realizujący dodawanie 2-bitowe z wynikiem 3-bitowym może być wykorzystany jako element podstawowy w szerszych strukturach licznikowych, sumacyjnych czy porównawczych. W projektach opartych na bramkach NOR istotne jest zachowanie minimalizacji, dzięki czemu układ staje się mniej skomplikowany pod względem liczby elementów, a jednocześnie łatwiejszy w interpretacji i dalszym skalowaniu.

1.4 Rodzaje sumatorów

Ze względu na sposób generowania przeniesienia można wyróżnić:

- sumator poziomy (seriowy), w którym przeniesienie jest propagowane kolejno między poziomami,
- sumator równoległy, w którym wszystkie bity są dostępne jednocześnie,
- sumator z generowaniem przeniesienia (carry look-ahead) – w przypadku większej liczby bitów zwiększa szybkość działania.


W niniejszym projekcie przyjęto układ równoległy dla dwóch bitów wejściowych, z wyjściem 3-bitowym, realizowany na bramkach NOR. Układ charakteryzuje się prostą strukturą, którą można łatwo zminimalizować pod kątem liczby bramek oraz liczby połączeń.

1.5 Prezentacja graficzna i przejście do dalszej części pracy


Strukturę sumatora 2-bitowego z 3-bitową sumą przedstawiono na schemacie blokowym i schematach logicznych. Na rysunku 1a przedstawiono układ w formie uproszczonej, z wydzieleniem dwóch poziomów sumacyjnych oraz wyjścia przeniesienia. Na rysunku 1b szczegółowo przedstawiono zależności między wejściami a wyjściami w formie bramek logicznych.

Warto zwrócić uwagę na to, że wejścia układu oraz wyjścia składają się z bitów, które w schemacie logicznym są połączone z bramkami NOR. Rysunek 1a przedstawia układ w formie hierarchicznej: wejścia A_1, A_0, B_1, B_0 są przetwarzane na poziomie młodszym, a następnie na poziomie starszym, a wynik końcowy jest sumą 3-bitową.

Następnie, w kolejnym punkcie pracy omówione zostaną szczegóły logiczne, minimalizacja na bramkach NOR, analiza funkcji wyjściowych, tablica prawdy oraz dalsze schematy i rysunki. Dalsza część pracy odnosi się bezpośrednio do przedstawionej tu struktury układu.




(a) Schemat blokowy układu
poziom starszy: $S_1, S_2 = P_1$



poziom młodszy: S_0, P_0

(b) Schemat logiczny układu zrealizowany wyłącznie na bramkach NOR

Rysunek 1: Prezentacja układu sumatora 2-bitowego z 3-bitową sumą



stany A_1A_0 (górny rząd) i B_1B_0 (dolny rząd) zgodne z tablicą prawdy

Rysunek 2: Przebiegi czasowe sygnałów wejściowych A_1, A_0, B_1, B_0 oraz wyjścia S_2 dla wszystkich 16 kombinacji wejściowych